芯片设计项目怎么计价？
主流方式有三种：人月计价适合规格仍在演变的探索性项目；固定总价适合范围清晰的工作，如规格明确的后端实现或 IP 集成；按里程碑付款把项目切成节点逐段验收付款。实际项目常采用混合方式，规格变更走补充报价。具体报价需根据规格复杂度、工艺节点与交付范围评估后以书面报价单确认。
常见问题详解
设计周期一般多长？
模块级前端设计通常 8–16 周，含 RTL 编写、代码审查与基本功能验证；SoC 级别的前端工作往往按季度规划；后端实现周期视图纸规模而定，中等规模设计一般数周到两三个月。以上都是区间估计，实际周期在范围界定阶段结合规格稳定性与评审轮次确定。
验证做到什么程度算完成？
以量化的覆盖率说话：功能覆盖率达到事先约定的目标（通常 90% 以上）、回归用例全部通过、代码覆盖率达到约定水平。更重要的是覆盖点本身要合理——覆盖点写漏了，覆盖率再高也有盲区。因此我们会在验证计划评审阶段与客户逐条确认覆盖点清单，而不是只盯最后的数字。
能不能接手别人做了一半的项目？
可以，这也是常见场景。接手前先做代码走读与结构评估，检查文档完整性、验证环境可用性与遗留问题清单，评估结果会明确哪些部分可以直接沿用、哪些需要返工。评估本身是有偿的短期工作，评估结论出来后客户可以自主决定是否继续委托。
流片前应该检查哪些项目？
建议逐项核对：功能覆盖率达标且回归全通过、跨时钟域检查全量完成、UPF 低功耗意图与验证一致、DRC 与 LVS 违例清零、时序签核覆盖所有工艺角、封装与 PCB 的信号完整性与供电压降核对过、测试向量与 DFT 报告齐全。任何一项存疑都应复查后再投片。
FPGA 原型验证有必要做吗？
对接口协议复杂、需要与软件早期联调的设计很有价值。FPGA 验证能在流片前接入真实数据流，暴露跨时钟域、握手时序与软硬件配合层面的问题，这类问题仿真不容易完全覆盖，而流片后才发现返工代价极高。若设计以算法数据通路为主、接口简单，仿真验证可能已经足够，是否做 FPGA 原型按项目特点评估。
第三方 IP 集成要注意什么？
首先要确认授权范围是否覆盖目标工艺与量产计划；其次要评估 IP 的接口协议、时序与功耗特性与顶层设计是否匹配，必要时开发总线适配层；还要核对交付物是否包含完整的集成文档与验证环境。授权条款之外的技术适配、参数化定制需求应在集成前逐项确认清楚。
保密资料如何处理？
规格书、代码与版图数据属于敏感资料。评估阶段通常只需要摘要级信息，不必一开始发送完整数据包；涉及保密要求时，可先沟通保密安排再发送正文。进入正式合作后，资料的交接范围、保存方式与项目结束后的处置按双方约定执行，所有资料的访问保留记录可查。
项目进行中规格变更怎么办？
规格变更在芯片项目中几乎必然发生，关键在于事先约定处理机制：变更提出后先评估对已有设计与验证的影响范围，再按约定方式补充计价与调整里程碑。我们建议在合同中明确变更评估的响应时限与计价规则，避免执行中各自理解不一致。所有变更均以书面确认，并同步更新验收清单。
交付后客户如何接手维护？
交付物按可交接标准编写：RTL 代码风格统一并带注释、验证环境组件化可独立运行、覆盖率与签核报告可复核、设计说明文档覆盖接口时序与关键决策理由。验收通过后在约定期限内提供技术答疑。目标是客户团队不依赖我们的持续在场就能完成后续维护与迭代，这也是范围界定阶段就纳入的设计约束。